LOWレベルの0.2Vは問題がないのですが、4VのHIGHレベル出力は3.3Vで動作させているデバイスの入力許容電圧の最大値VDD+0.3、すなわち3.6Vを超えてしまいます。

一方、殆どすべてのCMOSデバイスの入力端子には、静電破壊の保護用のダイオードが入力端子から電源に向かって流れる方向に挿入されています。

このダイオードに過大電流が流れて破壊することもありますしが、それよりもっと可能性が高いのはラッチアップです。

CMOSの場合、拡散工程でMOSトランジスタを造る際に意図しないバイポーラトランジスタも副産物として出来てしまいます。これを寄生トランジスタと呼ぶのですが、PNPとNPNの両方の寄生トランジスタが出来てしまいます。更に悪いことにこのトランジスタは複雑な回路構成になるため一部はサイリスタ構造になってしまいます。

サイリスタは一旦ONになると電流が流れつづける性質があります。寄生トランジスタによって出来たサイリスタがONになることをラッチアップと呼びます。

ラッチアップが起こるとデバイス内部の電源グランド間がショートして大電流が流れ、瞬時に破壊されます。

サイリスタがONになるためにはある程度の電流が必要です。つまり構成しているトランジスタのHFEが大きくなるためにはある程度の電流が必要なのです。その値をなるべく大きくなるようにデバイスを設計してラッチアップが起こりにくくしていますが、デバイスの出来具合に依存します。

そのため、電流を流し出すデバイスがHレベルの時の供給能力が電流を受け取るデバイスのラッチアップ電流より小さければ、ラッチアップは起こりません。

ただ、これを検証するのは大変なので、供給側の電圧を下げて電流が流れないようにします。ダイオードを電源に挿入すると0.5V程度の電圧降下がありますので、74AS04の出力電圧は3.5Vと見積もれます。この値は3.3Vより大きいのですが、バイポーラトランジスタを能動状態にすることは出来ませんから安心です。

なお、現在組立てて運転して問題ない人はダイオード無しのの回路でかまいません。74AS04のHIGHレベルの供給電流がICのラッチアップ耐量を下回っていたと考えられるからです。